Les outils sont basés sur les technologies ATopTech qui ont fait l'objet d'un procès intenté par Synopsys. Suite à cela, les outils ont été reconstruits, la commande qui avait été la même que la commande Synopsys a été modifiée, explique Lily Cheng, responsable de l'ingénierie des applications, Avatar.

par Caroline Hayes au CAD

Aprisa propose des moteurs de placement, de synthèse d'arborescence d'horloge, de routage, d'optimisation et d'analyse intégrée pour la conception de circuits intégrés. Il prend en charge les entrées et sorties de données standard, notamment Verilog, SDc, LEF / DEF, Liberty et GDSII. Les technologies brevetées ont été développées spécifiquement pour relever les défis de conception à 28nm et moins avec ses outils de localisation et de routage certifiés par les fonderies de semi-conducteurs pour les conceptions à 28nm, 20nm, 16nm, 14nm, 10nm et 7nm.

L'outil de placement sélectionne de manière dynamique et automatique les scénarios dominants pour l'optimisation afin d'inclure efficacement tous les scénarios de signature lors de l'implémentation physique afin de réduire le nombre d'itérations de conception.

Il prend également en charge toutes les règles EM des noeuds de processus avancés avec contrôle EM intégré et fixation au cours du routage.
Les moteurs d'analyse interne sont corrélés avec les outils de validation approuvés par la fonderie pour une fermeture de conception prévisible, a expliqué Cheng.

Une autre caractéristique est l'analyse de la temporisation de la signature. Le temporisateur intégré est en corrélation avec les outils de temporisation de signature et prend en charge diverses méthodes de variation sur puce, notamment AOCV, SBOCV, SOCV et LVF. Il prend également en charge l'analyse et l'optimisation basées sur les graphes et les chemins, ainsi que l'analyse avancée de l'intégrité du signal et du bruit. Toutes les fonctionnalités de synchronisation sont activées pendant l'optimisation, ce qui est censé augmenter la vitesse de convergence.

Le routage DPT compatible avec les couleurs est la technologie de routage brevetée de l'entreprise qui utilise des méthodes correctes par construction pour éviter les violations de la technologie de double configuration lors de la validation de la RDC.

UPF et CPF sont tous les deux pris en charge pour une optimisation à faible puissance, avec une fuite et une optimisation dynamique basée sur la puissance.

Apogee partage le moteur d'analyse et la base de données d'Aprisa pour la corrélation entre le timing de Bock et le niveau supérieur. Il fournit un environnement de conception intégré et transparent pour les conceptions de puces complexes avec une faible consommation d'énergie et une taille de puce. Le système multi-thread et distribué est conçu pour un débit de calcul élevé.